# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PTO/SB/21 (08-00)

Under the Property of duction	n Act of	1995, no person	s are required to re	U.S. Patent and spond to a collection of	l Trademar	ed for use through 10/31/2002. OMB 0651-0031 k Office: U.S. DEPARTMENT OF COMMERCE n unless it displays a valid OMB control number.
				Applicati n Num	ber	10/605,614
TRANSMITTAL			AL	Filing Date		10/14/2003
	FC	ORM		First Named Inve	entor	Chi-Shun Weng
(to be used for a	Il corres	spondence afte	er initial filing)	Group Art Unit		
				Examiner Name		
Total Number o	f Pages	s in This Subm	ission 3	Attorney Docket N	lumber	REAP0011USA
			ENCL	OSURES (d	heck a	ll that apply)
Fee Attached				g-related Papers to Convert to a nal Application f Attorney, Revocatio of Correspondence		After Allowance Communication to Group Appeal Communication to Board of Appeals and Interferences Appeal Communication to Group (Appeal Notice, Brief, Reply Brief) Proprietary Information Status Letter Other Enclosure(s) (please identify below):
		SIGNATU	RE OF APPLI	CANT, ATTORNE	Y. OR AC	GENT
Firm or Individual name	or Winston Hsu, Reg. No.: 4			1,526		
Signature			Juston Han			
Date (			0/28/	2003		
			CERTIFICA	TE OF MAILING	3	
I hereby certify that this commail in an envelope address						e with sufficient postage as first class e:
Typed or printed name						
Signature					Date	

Burden Hour Statement: This form is estimated to take 0.2 hours to complete. Time will vary depending upon the needs of the individual case. Any comments on the amount of time you are required to complete this form should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Assistant Commissioner for Patents, Washington, DC 20231.

OT 30 MM SE

PTO/SB/17 (01-03)

Approved for use through 04/30/2003. OMB 0651-0032

U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE ction Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number.

EEE TOANG	CRAITT A I	Complete if Known				
FEE TRANS	DIVITIAL	Application Number	10/605,614			
for EV	2003	Filing Date	10/14/2003			
for FY 2003  Effective 01/01/2003. Patent fees are subject to annual revision.		First Named Inventor	Chi-Shun Weng			
_		Examiner Name				
Applicant claims small entity status	. See 37 CFR 1.27	Art Unit				
TOTAL AMOUNT OF PAYMENT	(\$) 0.00	Attorney Docket No.	REAP0011USA			

METHOD OF PAYMENT (check all that apply)				FEE CALCULATION (continued)					
Check Credit card Money Other None			3. ADDITIONAL FEES						
Deposit Acc	count:	□ Order □		<u>Large E</u>	ntity	Small	Entity		
Denosit				Fee Code	Fee (\$)		Fee (\$)	Fee Description	C D-14
Account 5	0-0801		1	1051	130	2051	• • •	Surcharge - late filing fee or oath	Fee Paid
Deposit	larth Amaria	a International Pa	tont Office	1052	50	2052		Surcharge - late provisional filing fee or	
Account Name	NOI UT ATTETIC	a international Fa	itent Office					cover sheet	
The Commission	er is authoriz	ed to: (check all the		1053	130	1053		Non-English specification  For filing a request for ex parte reexamination	
Charge fee(s) i	indicated belo	w Credit a	ny overpayments	1812		1812		· · ·	
Charge any ad	lditional fee(s)	during the pendence	y of this application	1804	920*	1804	920-	Requesting publication of SIR prior to Examiner action	
Charge fee(s) i to the above-identi		w, except for the fi ccount.	ling fee	1805	1,840*	1805	1,840*	Requesting publication of SIR after Examiner action	
·	FEE CA	LCULATION		1251	110	2251	55	Extension for reply within first month	
1. BASIC FILI				1252	410	2252	205	Extension for reply within second month	<b></b>
Large Entity Sma	all Entity			1253	930	2253	465	Extension for reply within third month	
	e Fee <u>Fe</u> de (\$)	ee Description	Fee Paid	1254	1,450	2254	725	Extension for reply within fourth month	
		Utility filing fee		1255	1,970	2255	985	Extension for reply within fifth month	
1002 330 200	02 165	Design filing fee		1401	320	2401	160	Notice of Appeal	
1003 520 200	03 260	Plant filing fee	-	1402	320	2402	160	Filing a brief in support of an appeal	
1004 750 200	04 375	Reissue filing fee		1403	280	2403	140	Request for oral hearing	
1005 160 20	005 80	Provisional filing fee	,	1451	1,510	1451	1,510	Petition to institute a public use proceeding	
Į	su	BTOTAL (1) (\$	0.00	1452	110	2452	55	Petition to revive - unavoidable	
				1453	1,300	2453	650	Petition to revive - unintentional	
2. EXTRA CLA	AIM FEES	FOR UTILITY A	AND REISSUE	1501	1,300	2501	650	Utility issue fee (or reissue)	
Extra Claims below Fee Paid					470	2502	235	Design issue fee	
Total Claims [	-20**		=======================================	1503	630	2503	315	Plant issue fee	
Claims Multiple Depender	3** :	⁼ └──┙× ├ <u>─</u>	_  }	1460	130	1460	130	Petitions to the Commissioner	
		<u> </u>	₹	1807	50	1807	7 50	Processing fee under 37 CFR 1.17(q)	
	Small Entity Fee Fee	Fee Description		1806	180	1806		Submission of Information Disclosure Stmt	
Code (\$)	Code (\$) 2202 9	Claims in excess of	=	8021	40	8021	1 40	Recording each patent assignment per property (times number of properties)	ļ :
1202 18 1201 84	2202 9	Independent claim		1809	750	2809	375	Filing a submission after final rejection	
1201 84	2203 140	Multiple dependen		1810	750	2810	375	(37 CFR 1.129(a)) For each additional invention to be	
1204 84	2204 42	** Reissue indeper		l		l		examined (37 CFR 1.129(b))	<del></del>
		over original pate		1801	750	2801		Request for Continued Examination (RCE)	
1205 18	2205 9	** Reissue claims i and over original		1802	900	1802	900	Request for expedited examination     of a design application	
	SUBT	OTAL (2)	(\$) 0.00		fee (sp				
**or number pre		if greater; For Reiss	<del></del>	*Redu	ced by	Basic I	Filing F	ee Paid SUBTOTAL (3) (\$) 0.00	

SUBMITTED BY			(Complete	(if applicable)	1
Name (Print/Type)	Winston Hsu	Registration No. (Attorney/Agent) 41,526	Telephone	9 886289237350	_
Signature	Wille	n 63-211	Date	10/2/200	
-	WARNING: Information on this form may b	ecome public. Credit card inf	ormation sho	uld not	

De Included on this form. Provide credit card information and authorization on P10-2038.

This collection of information is required by 37 CFR 1.17 and 1.27. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to take 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, Washington, DC 20231.

be included on this form. Provide credit card information and authorization on PTO-2038.



Approved for use through 10/31/2002. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE
Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it contains a valid OMB control number.

# **DECLARATION** — Supplemental Priority Data Sheet

Additional foreign app	lications:			
Prior Foreign Application Number(s)	Country	Foreign Filing Date (MM/DD/YYYY)	Priority Not Claimed	Certified Copy Attached? YES NO
092119873	Taiwan R.O.C	07/21/2003		

Burden Hour Statement: This form is estimated to take 21 minutes to complete. Time will vary depending upon the needs of the individual case. Any comments on the amount of time you are required to complete this form should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Assistant Commissioner for Patents, Washington, DC 20231.





# 中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONOMIC AFFAIRS REPUBLIC OF CHINA

茲證明所附文件,係本局存檔中原申請案的副本,正確無訛,

其申請資料如下:

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

申 請 日: 西元 2003 年 07 月 21 日

Application Date

申 請 案 號: 092119873

Application No.

申 請 人: 瑞昱半導體股份有限公司

Applicant(s)

局長

Director General



發文日期: 西元 2003 年 9 月 10 日

Issue Date

發文字號: 03220317390

Serial No.





申請日期:	IPC分類
申請案號:	

/ h left		
(以上各欄	由本局埧電	發明
_	中文	建立格雷碼之方法及其相關之計數器電路
發明名稱	英文	METHOD FOR ESTABLISHING GRAY CODE AND RELATED COUNTER CIRCUIT
	姓 名 (中文)	1. 翁啟舜
=	(英文)	1. Weng, Chi-Shun
發明人 (共1人)	國 籍 (中英文)	1. 中華民國 TW
\\\\-\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	住居所(中文)	1. 台南縣安定鄉中榮村八0之二號
	住居所 (英 文)	1.No. 80-2, Chung-Jung Tsun, An-Ting Hsiang, Tainan Hsien, Taiwan, R.O.C.
	名稱或 姓 名 (中文)	1. 瑞昱半導體股份有限公司
	名稱或 姓 名 (英文)	1. Realtek Semiconductor Corp.
=	國 籍 (中英文)	1. 中華民國 TW
申請人(共1人)	(宮兼所)	
	(営業所) (英 文)	
:	(中文)	1. 葉博任
	代表人(英文)	1. Yeh, Po-Len

本發明係提供一種建立格雷碼序列的方法,用來建立一包含有 N個第二編碼組之第二格雷碼序列,該方法包含有依據一包含有 2 M 第一編碼組之第一格雷碼序列,建立一包含有 2 M - 1個第一元素之第一格雷碼位元切換序列,其中該等第一元素係分別代表相鄰二個第一編碼組之間所切換之位元;刪除該第一格雷碼位元切換序列中之 2 M - N 個第一元素,以建立一包含有 N-1個第二元素之第二格雷碼位元切換序列;以及依據該第二格雷碼位元切換序列。

五、(一)、本案代表圖為:第二圖 (二)、本案代表圖之元件代表符號簡單說明

六、英文發明摘要 (發明名稱:METHOD FOR ESTABLISHING GRAY CODE AND RELATED COUNTER CIRCUIT)

A method for establishing a Gray code count sequence to establish a second Gray code count sequence including N second code words. The method includes following steps: establishing a first Gray code bit switching sequence including 2<sup>M</sup> -1 first elements according to a first Gray code count sequence including 2<sup>M</sup> first code words, each first element representing a switching bit





四、中文發明摘要 (發明名稱:建立格雷碼之方法及其相關之計數器電路)

六、英文發明摘要 (發明名稱:METHOD FOR ESTABLISHING GRAY CODE AND RELATED COUNTER CIRCUIT)

between two adjacent first code words; deleting 2<sup>M</sup> -N first elements in the first Gray code bit switching sequence, so as to establish a second Gray code bit switching sequence including N-1 second elements; and establishing the second Gray code count sequence including N second code words according to the second Gray code bit switching sequence.



無

二、□主張專利法第二十五條之一第一項優:	先權:
申請案號:	L.
日期:	無
三、主張本案係符合專利法第二十條第一項[	]第一款但書或□第二款但書規定之期間
日期:	
四、□有關微生物已寄存於國外:	
寄存國家:	4-
寄存機構:	無
寄存日期:	
寄存號碼:	
□有關微生物已寄存於國內(本局所指定	之寄存機構):
寄存機構:	
寄存日期:	無
寄存號碼:	
□熟習該項技術者易於獲得,不須寄存。	

五、發明說明 (1)

發明所屬之技術領域

本發明提供一種建立格雷碼的方法,尤指一種可計數任意個元素之格雷碼序列之方法及其相關之計數器電路。

先前技術

二進位計數器(Binary Counter)係為諸如個人電腦或者可程式化控制器等之數位系統中十分常見的組成常之一,一般而言二進位計數器之計數順序係依照正常之二進位計數原則(例如:0000->0001->0010->0011->0100->···等)來進行計數。但是上述正常之二進位計數原則在從前數值的情形。例如:從0001切換至0010時,最低有效位元從0改變為1,同時第二低有效位元從1改變為1,同時第二低有效位元從1改變為1,同時第二低有效位元從1改變為1,同時第一個值計數值(例如:0011)使得二進位時,可能會發生暫態數值(例如:0011)使得二進一數點發生切換錯誤(Glitch),從而影響電路的正常作。

為了解決上述問題,通常使用格雷碼計數器(Gray Code Counter)來進行計數。格雷碼計數器係依照一格雷碼序列(Gray Code Count Sequence)來進行計數。請參照圖一,其為十進位數字 0~15與一組 16個四位元二





#### 五、發明說明 (2)

然而,習知方法僅能建立具有 2 個元素之格雷碼序列, M為格雷碼的位元數。而無法建立數量不等於 2的 M次方,且不會計數器電路發生切換錯誤 (Glitch)之格雷碼序列。亦即,當由最後一個元素,重設回第一個時,還是會產生複數個位元同時改變數值的情況。

# 發明內容

因此本發明之主要目的在於提供一種建立用以計數任意數目之格雷碼序列之方法。

根據本發明之申請專利範圍,係揭露一種建立格雷碼序列的方法,該格雷碼序列具有N個元素,包含:建立具有





(2<sup>H</sup>-N-1)/2個第一刪除元素,其中,該第一有序子集合之該些第一刪除元素係分別與該第二有序子集合中之該些第一刪除元素相對應;以及

删除一第二删除元素,以得到該第二位元切換序列。

- 10.如申請專利範圍第9項所述之方法,其中該第一有序子集合之該些第一刪除元素之值係分別與該第二有序子集合中之相對應之該些第一刪除元素相同
- 11.如申請專利範圍第 9項所述之方法,其中該第一有序子集合之該些第一刪除元素之位置係分別與該第二有序子集合中之相對應之該些第一刪除元素相同。
- 12.如申請專利範圍第 9項所述之方法,其中當該第一有序子集合之該些第一刪除元素之一者係為該第一位元切換序列之第 d個元素,則該第二有序子集合中之相對應之該第一刪除元素係為該第一位元切換序列之第 2 M-d個元素。
- 13.如申請專利範圍第 9項所述之方法,其中該第一位元切換序列之第 1個元素及第 2M-1個元素係為該些刪除元素。



- 14.一格雷碼計數器,用以輸出一格雷碼,包括:
  - 一時脈產生器,用以輸出一時脈信號;以及
  - 一第一位元單元,包括:
    - 一 XOR閘,用以接收一第一輸入信號;
- 一 A N D 刷 , 用 以 接 收 反 相 之 一 第 二 輸 入 信 號 並 輸 出 一 第 一 輸 出 信 號 ;
- 一 O R 閘 , 用 以 接 收 該 第 二 輸 入 信 號 並 輸 出 一 第 二 輸 出 信 號 ;
- 一正反器,具有一信號輸入端,與該 XOR閘之輸出端耦接,以及一信號輸出端,分別與該 XOR閘、該 AND 閘及該 OR閘之輸入端耦接,用以依據該時脈信號輸出一位元輸出信號;

其中,該格雷碼計數器係由複數個第一位元單元串接而成,且該格雷碼包括該些位元輸出信號。


- 15. 一格雷碼計數器,包括:
  - 一 時 脈 產 生 器 , 用 以 輸 出 一 時 脈 信 號 ;
  - 一第一位元單元,包括:
    - 一 XOR閘,用以接收一第一輸入信號;
- 一 A N D 閘 , 用 以 接 收 反 相 之 一 第 二 輸 入 信 號 並 輸 出 一 第 一 輸 出 信 號 ;
- 一 O R 刷 , 用 以 接 收 該 第 二 輸 入 信 號 並 輸 出 一 第 二 輸 出 信 號 ;
  - 一正反器,具有一信號輸入端,與該 XOR閘之輸



出端耦接,以及一信號輸出端,分別與該AND閘及該OR閘之輸入端耦接,用以依據該時脈信號輸出一格雷碼位元輸出信號;以及


- 一第二位元單元,包括:
  - 一 XOR閘,用以接收一第三輸入信號;
- 一 AND閘,用以接收反相之一第四輸入信號並輸出一第三輸出信號;
- 一 OR閘 , 用 以 接 收 一 第 四 輸 入 信 號 並 輸 出 一 第 四 輸 出 信 號 ;
- 一正反器,具有一信號輸入端,與該 XOR閘之輸出端耦接,以及一信號輸出端,用以依據該時脈信號輸出另一格雷碼位元輸出信號;以及
- 一 XNOR閘,分別接收一第五輸入信號及該格雷碼位元輸出信號,其輸出端分別與該 AND閘及該 OR閘之輸入端耦接;

其中,該格雷碼計數器係由該第一位元單元及該第二位元單元串接而成。



1
硘

位元切換序列		
二進位格雷碼	0000 0001 0001 0011 0111 0101 1101 1010 1001 1001	一回
十進位數字	0-28430-8951128431	



位元切换序列	7 - 2 - 3	
二進位格雷碼	0 0 0 0 0 1 0 0 1 1 0 1 0 1 1 0 1 0 1 1 0 0	<u> </u>
十進位數字	0 - 2 8 4 2 9 7	·
		<b>.</b>

圖四

位元切换序列	7-82-
二進位格雷碼	0 0 0 0 1 0 0 1 1 1 1 1 1 0 1 1 0 0
十進位數字	0-2847

#### 五、發明說明 (8)

40與 D型 正 反 器 之 Q輸 出 端 耦 接 。 XOR邏 輯 閘 40的 輸 出 信 號 分 別 送 入 AND邏 輯 閘 36以 及 OR邏 輯 閘 38。

以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變與修飾,皆屬於本發明專利之涵蓋範圍。





### 圖式簡單說明

# 圖式之簡單說明

圖一為習知技術之格雷碼序列的示意圖。

圖二為本發明一建立格雷碼序列之方法的流程圖。

圖三為本發明之第一實施例之第一格雷碼序列的示意

**圖**。

圖四為本發明之第一實施例之第二格雷碼序列的示意

圖。

圖五為本發明之第二實施例之第二格雷碼序列的示意

圖。

圖六為本發明之計數器之第一位元單元的電路圖。

圖七為本發明之計數器之第二位元單元的電路圖。

圖八為本發明之計數器之第一實施例的電路圖。

# 圖式之符號說明

20、	3 0		位元單元	22.	3 2	XOR邏 輯 閘
24、	34、	5 2	D型正反器	26.	3 6	AND邏 輯 閘
28、	38、	58	OR邏 輯 閘	40.	5 4	XNOR邏 輯 閘
50			計 數 器	5 6		反向器



1.一種建立具有 N個格雷碼之格雷碼序列 (Gray Code Count Sequence)的方法包含:

依據具有 2 個格雷碼之一第一格雷碼序列決定一第一位元切換序列,該第一位元切換序列具有 2 14-1個元素,且具有一位元切換序列特性,其中,2 5次於 N;

依據該第一位元切換序列決定一第二位元切換序列,該第二位元切換序列具有 N-1個元素,且亦具有該位元切換序列特性;以及

依據該第二位元切換序列決定一第二格雷碼序列。

- 2.如申請專利範圍第1項所述之方法,其中,該位元切換序列特性為若分別把該第一及該第二位元切換序列視為有順序的一集合,則該集合的所有複數個有序子集合中,至少會有一個元素出現的次數為奇數。
- 3.如申請專利範圍第 1項所述之方法,其中,係以自該第一位元切換序列刪除 2 M-N個元素,以決定該第二位元切換序列。
- 4.如申請專利範圍第 3項所述之方法,其中,該第一位元切換序列更包括一第一有序子集合,係由自第一個元素至第 (2<sup>M</sup>-2)/2個元素所組成,以及一第二有序子集合,係由第 2<sup>M</sup>/2個元素至第 2<sup>M</sup>-1個元素所組成,。



- 5.如申請專利範圍第 4項所述之方法,其中當執行自該第一位元切換序列刪除 2 M N個元素的步驟,當 2 M N為一偶數時,則分別自該第一有序子集合及該第二有序子集合刪除 (2 M-N)/2個刪除元素,以得到該第二位元切換序列,其中,該第一有序子集合之該些刪除元素係分別與該第二有序子集合中之該些刪除元素相對應。
- 6.如申請專利範圍第 5項所述之方法,其中該第一有序子集合之該些刪除元素之值係分別與該第二有序子集合中之相對應之該些刪除元素相同
- 7.如申請專利範圍第 5項所述之方法,其中該第一有序子集合之該些刪除元素之位置係分別與該第二有序子集合中之相對應之該些刪除元素相同。
- 8.如申請專利範圍第 5項所述之方法,其中當該第一有序子集合之該刪除元素係為該第一位元切換序列之第 d個元素,則該第二有序子集合中之相對應之該刪除元素係為該第一位元切換序列之第 2 M-d個元素。
- 9.如申請專利範圍第 5項所述之方法,其中當執行該第一位元切換序列刪除 2<sup>M</sup>-N個元素的步驟時,當 2<sup>M</sup>-N為一奇數時,則更包括:

分別自該第一有序子集合及該第二有序子集合刪除



#### 五、發明說明 (3)

2 帼元素之第一格雷碼序列,其中, M值係為使 2 蝸大於 N之最小正整數;依據第一格雷碼序列決定第一位元切換序列,第一位元切換序列具有 2 M-1個元素,且具有位元切換序列特性;依據第一位元切換序列決定第二位元切換序列,第二位元切換序列具有 N-1個元素,且亦具有位元切換序列特性;以及依據第二位元切換序列決定第二格雷碼序列。

# 實施方式

圖二顯示本發明所提出之一建立格雷碼序列之方法的流程圖。本發明係用來建立包含有任意 N個元素之格雷碼序列,包含以下步驟:


步驟 10: 依據 N值 決定 次方值 M, 使得 2 為 大或等於 N且 最接近 N之 整數;

步驟 12: 建立具有 2 嗰 元素之第一格雷碼序列;

步驟 14: 依據第一格雷碼序列,建立具有 2 M-1個第一位元切換序列,其中每一個值即表示與前一個格雷碼相比,數值改變的位元位置;

步驟 16:從第一位元切換序列中刪除適當個元素,以得到具有 N-1個元素的第二位元切換序列;以及

步驟 18: 依據第二切換序列建立具有 N個元素之第二格雷碼序列。



#### 五、發明說明(4)

在本實施例中,係以建立包含有 6個元素的格雷碼序列為例。首先,由 N=6得知 M=3,亦即需要建立包含 2³=8個元素的三位元二進位之第一格雷碼序列,並且依據第一格雷碼序列建立具有 7個元素的第一位元切換序列,其結果如圖三所示。

接著,從第一位元切換序列中刪除某些數字,以得到第 二位元切换序列。在本實施例中,由於僅需6個格雷碼, 故需要從第二位元切換序列中刪除 2個數字。選取的方式 為 : 刪 除 數 值 相 同 的 兩 個 數 字 。 同 時 , 需 注 意 的 是 , 刪 除之後所得到的第二位元切換序列,亦必需要維持該序 列集合之任何有序子集合中,至少要有一個數字出現的 次數為奇數的位元切換序列特性。一般習知格雷碼位元 切换序列,除了序列中點之第一元素之外,整個序列係 可相對於序列中點之第一元素分為完全相同之第一有序 子集合及第二有序子集合。以圖三所示之第一位元切換 序列 $\{1,2,1,3,1,2,1\}$ 為例,以第四個元素 "3"為中點, 可分為兩個完全相同的有序子集合 $\{1,2,1\}$ 。而在本實施 例中,於進行選擇刪除之動作時,若欲刪除的元素數量 為偶數時,則對稱地分別從第一有序子集合及第二有序 子集合删去同樣多之數值相同的元素,且被刪除的元素 在兩有序子集合中的位置皆相同。再以圖三為例,在本 實施例中欲刪去兩個數字,故分別在第一有序子集合





## 五、發明說明 (5)

{1,2,1}及第二有序子集合 {1,2,1}各刪掉第一個元素 "1"。需注意的是,如果刪掉元素 "2"的話,則第二一有序子集合跟第二有序子集合都僅具有 2個元素 "1",存合位元切换序列特性。故在本實施例中,刪除元素 "2"是不允許的。請參照圖四,刪除兩個元素 "1"之後,所得到的第二位元切換序列,係如圖四所示。 "2"是不允許的。請參照圖四,刪除兩個元素 "1"之後,所得到的第二位元切換序列,係如圖四所示。 明之近,所得到的第二位元切換序可以使得第二次,上文所述之值元切換序列的鏡像的元素 與符合上文所述之位元切換序列的鏡像位元切換序列符合上文所述之值元切換序列的鏡像位元素 "1",皆屬於本發明之範圍。

最後於步驟 18中,則依據第二位元切換序列產生具有 6個元素之三位元二進位之第二格雷碼序列,如圖四所示。例如:第二位元切換序列之第一個數字是 2,即是切換第二格雷碼序列的第一個元素 000的第 2個位元,以得到第二個元素 010,以此類推。由圖四可知,第二格雷碼序列亦具有上文所述之格雷碼特性。故能夠將切換錯誤 (Glitch) 發生之機率降至最低。

請參照圖五,其繪示本發明所提出之第二實施例之示意圖。如欲建立具有11個元素之格雷碼序列。則依據上文第一實施例所述之方法依序執行步驟10、12及14。相關






#### 五、發明說明 (6)

細節請參照上文第一實施例中相對應之描述,於此不再 贅述。且執行步驟 14後所得之第一位元切換序列,係如 圖一所示。

在本實施例中,需自第一位元切換序列中刪除5個元素以 得到第二位元切换序列。當欲刪除之元素數目為奇數 時,例如: 5個,則先依據第一實施例所述的方式先自第 一位元切换序列中删除 4個元素後,再多刪去一個元素即 可得到第二位元切换序列。需注意的是,在第二實施例 中,當依據第一實施例所述之方法選擇刪除偶數個元素 時,係優先刪除相對於序列中點的元素的第一有序子集 合中的第一個元素 "1"以及第二有序子集合中的最後一個 元素 "1"。並且,在選取該多刪除的元素時,必須要使刪 除後所得的第二位元切換序列仍然維持上文所述之位元 切换序列特性。在本實施例中,係先刪除相對於序列中 點 的 元 素 "4"之 第 一 有 序 子 集 合  $\{1, 2, 1, 3, 1, 2, 1\}$ 中 的 第 一個及第二個元素 {1,2},以及第二有序子集合  $\{1, 2, 1, 3, 1, 2, 1\}$ 中的第一個及第二個元素  $\{2, 1\}$ 。之 後,再刪除第一有序子集合中第三個元素"1",即可得到 如圖五所示之第二位元切換序列。

依據第二位元切換序列建立如圖五所示之第二格雷碼序列,可滿足格雷碼每次切換均僅改變一個位元的要求。惟依據第二位元切換序列所得之第二格雷碼序列,其最





## 五、發明說明 (7)

後一個元素 1001切換回第一個元素 0000時,係改變了兩個位元。故當由 1001切換回 0000時,可能的暫態數值包含有 1000及 0001。而由於在第一位元切換序列中選取倒數個刪除元素時,已優先刪除相對於序列中點的元素的第一有序子集合中的第一個以及第二有序子集合中的最後一個元素。如此,可保證第二格雷碼序列中不會包含 1000及 0001,故不會有切換錯誤 (Glitch)的情況發生。

請參閱圖六及圖七,圖六中係顯示依據本發明之方法所建立之格雷碼序列進行計數之計數器所使用之第一位元單元 20的電路圖,而圖七中則顯示該計數器所使用之第二位元單元 30的示意圖。圖六中之第一位元單元 20係具有第一輸入端 Fi、第二輸入端 Zi、時脈輸入端 Clock、重設輸入端 Rbar、第一輸出端 Fo、第二輸出端 Zo以及位元輸出端 G。第一位元單元 20包含有 XOR邏輯閘 22、 D型正反器 24、 AND邏輯閘 26以及 OR邏輯閘 28,其中 D型正反器 24於重設時係依據重設輸入端 Rbar之訊號以低態主動之方式將其輸出訊號重設為 0, AND邏輯閘 26之其中一個輸入端係為反向輸入,而上述電路元件之間之相互連結則如圖六所示。

圖七中之第二位元單元 30與圖六之第一位元單元 20之不同之處在於,另具有一回授輸入端 H, 利用一 XOR邏輯閘





ŀ	Ŧ	+
Ī	H	al

•

.

· ,	·		
	位元切換序列	& -	
	二進位格雷碼	0 0 0 0 0 1 0 0 0 1 0 1 0 1 1 1 0 1 1 1 1 1 1 1 1 1 0 0 1 0 0 0 1 0 0 0	里
	十進位數字	0 10 10 10	

